Stratix® III およびCyclone® III デバイスでは、ダイナミック・フェーズ・ステッピング機能を使用したデザインでは、phasecounterselect[] ポートが定数によって供給されると、誤った出力クロックが位相調整される状況が生じる場合があります。これはインテル® Quartus® II 開発ソフトウェアのバージョン 7.2 SP3 以前に影響を与えます。
このような場合は、altpll phasecounterselect[] ポートの前に追加のロジックを挿入するか、このポートを供給する定数を登録します。後者の場合、レジスターの合成を防止するために preserve 属性を使用する必要がある場合があります。
これはインテル® Quartus® II ソフトウェア・バージョン 13.0 で解決されています。