記事 ID: 000076464 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

RapidIO IP Core Customer Testbench が、リファレンス・クロック周波数の不一致で一部のArria V バリエーションのシミュレーションに失敗

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    RapidIO MegaCore ファンクション x 1 5.00 Gbaud のテストベンチ Arria V デバイスを対象とするバリエーションでは、シミュレーションに失敗する可能性があります。 バイト順序の不一致を引き起こす基準クロック周波数 RX トランシーバーから。

    解決方法

    この問題を回避するには、基準クロック周波数を次に設定します。 RapidIO パラメーター・エディターで 200 MHz または 500 MHz を生成する前に RapidIO MegaCore ファンクションに対応しています。

    この問題は、RapidIO MegaCore のバージョン 11.1 SP2 で修正されています。 関数。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® FPGAs

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。