記事 ID: 000076457 コンテンツタイプ: エラーメッセージ 最終改訂日: 2020/10/27

エラー: アドレス / コマンドパリティーのエクスポート・エラー・インジケーターは、アドレス / CMD パリティーのレイテンシーが無効になっている場合には使用できません。アドレス / CMD パリティーのレイテンシーは、[メモリー] タブの [モードのレジスター設定] セクション (詳細設定) で制御されます。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • メモリー・インターフェイスとコントローラー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.3 の問題により、インテル Agilex 7 FPGA DDR4 EMIF IP の® [Export Address/Command parity error indicator] オプションをオンにすると、このエラーが表示される可能性があります。

    解決方法

    [Export Address/Command parity error indicator] オプションをオンにせずに、インテル Agilex® 7 FPGA DDR4 EMIF IP生成します。

    テキストエディターで IP ファイル (.ip)き、有効な値で「AC_PARITY_LATENCY」設定を有効にします。

    次から変更 します。

              DDR4_AC_PARITY_LATENCY_DISABLE

    宛先:

              DDR4_AC_PARITY_LATENCY_4

     

    有効なAC_PARITY_LATENCY値は、4、5、6、および 8 です。

     

    適用 するアドレス / コマンドパリティーのレイテンシー値の詳細については、 メモリーベンダーのデータシート を参照してください。

    次に、[Export Address/Command parity error indicator( エクスポート・アドレス / コマンド・パリティー・エラー・インジケーター)] オプションがオンになっている状態で IP 再生成します。

    追加情報

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.4 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。