記事 ID: 000076453 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ALERT# ピン配置に「場所を自動的に選択」を選択した場合、Arria 10 DDR4 デザインのフィッターでのコンパイルに失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・ライト・エディション
  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Arria® 10 DDR4 IP エディターの [メモリートポロジー / トポロジー] タブで [場所を自動的に選択] オプションが選択されている場合、IP は自動的にmem_alert_n信号のピン割り当てを選択します。このオプションが選択され、mem_alert_n ピンに競合する位置制約が適用されている場合、コンパイル中にフィッターエラーが発生します。

    フィッターエラーには次のメッセージが含まれます。

    エラー (14566): フィッターは既存の制約 (1 ピン) との競合により、周辺コンポーネント 1 つを配置できません。

    エラー (15307): 不正なアサインメントまたは競合するアサインメントのため、プロジェクトのアサインメントをデザインに適用できません。是正措置については、その他のメッセージを参照してください。

    解決方法

    [場所を自動的に選択する] オプションを使用する場合は、mem_alert_n信号のすべての位置の割り当てと制約を削除します。QSF ファイル。インテル FPGAでは、「アドレス / コマンドピンを備えた I/O レーン」オプションを選択して、最適なタイミングマージンを得るためのmem_alert_n信号をアドレス / コマンドバンクに手動で配置することを推奨します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。