記事 ID: 000076453 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/11/26

ALERT# ピン配置で [場所を自動的に選択する] を選択すると、インテル® Arria® 10 FPGA DDR4 デザインのコンパイルがフィッターで失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・ライト・エディション
  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Arria® 10 FPGA DDR4 IP エディターの [メモリートポロジー / トポロジー] タブで [自動的に位置を特定する] オプションが選択されている場合、IP は自動的にmem_alert_n信号のピン割り当てを選択します。このオプションが選択され、競合する位置制約がmem_alert_nピンに適用される場合、フィッターエラーはコンパイル中に発生します。

    フィッターエラーには、次のメッセージが含まれます。

    エラー (14566): 既存の制約 (1 ピン) との競合により、フィッターは 1 つの周辺コンポーネントを配置できません。

    エラー (15307): 不正または競合する割り当てが原因で、プロジェクト割り当てをデザインに適用できません。修正措置については、他のメッセージを参照してください。

    解決方法

    [位置を自動的に選択する] オプションを使用する場合は、mem_alert_n信号のすべてのロケーション割り当てと制約を削除します。QSF ファイル。インテルでは、「アドレス/ コマンドピン備えた I/O レーン」オプションを選択して、最適なタイミングマージンを得るためのアドレス / コマンドバンクに手動でmem_alert_n信号を配置することを推奨します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。