記事 ID: 000076445 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

クアッド・シリアル・コンフィグレーション (EPCQ) デバイスの出力保持時間 (tCLQX) は、Cyclone® V デバイスのアクティブ・シリアル (AS) コンフィグレーションにおける DCLK (tDH) コンフィグレーションの立ち下がりエッジ後のデータ保持時間を満たしていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。 EPCQ デバイスのデータシート には、tCLQX の仕様は記載されません。 しかし特性評価データは、EPCQ デバイスの最小 tCLQX が、Cyclone® Vデバイスのデータシートに示されている AS 構成の最小 tDH 要件と同じまたはそれ以上であることを示しています。

関連製品

本記事の適用対象: 2 製品

Cyclone® V FPGA & SoC FPGA
インテル® FPGA コンフィグレーション・デバイス EPCQ

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。