記事 ID: 000076432 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria 10 HPS EMAC からFPGA・インターフェイスがハードウェアで正しく機能しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェア・バージョン 15.0 Update 2 およびそれ以前のバージョンでは、HPS EMAC コアのデータをFPGAのコアに起動するために使用されるクロックに対するクロック割り当てが存在しません。
その結果、これらの HPS EMAC からFPGAパスはタイミング分析されません。
解決方法

これを修正するには、以下のクロック割り当てを手動で作成する必要があります。

EMAC0 の場合:

create_clock -name EMAC_TX_CLK -period 8.00 [get_keepers {*|fpga_interfaces|peripheral_emac0~phy_txclk0_cmrefclk.reg__nff}]

EMAC1 の場合:

create_clock -name EMAC_TX_CLK -period 8.00 [get_keepers {*|fpga_interfaces|peripheral_emac1~phy_txclk0_cmrefclk.reg__nff}]

この問題は、Quartus® II ソフトウェアの今後のリリースで解決される予定です。

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 SX SoC FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。