記事 ID: 000076424 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

CAUI-4 PCS および RS-FEC 対応の低レイテンシー 100Gbps イーサネット IP コアが、インテル® Arria® 10 GT デバイスに実装された 2 時間後に定期的なエラーブロックを生成するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Arria® 10 および Stratix® V 向け低レイテンシー 100G イーサネット・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime ソフトウェアのバージョン 19.3 以前の問題により、CAUI-4 PCS および RS-FEC が有効になっている低レイテンシー 100Gbps イーサネット IP コアは、インテル® Arria® 10 GT デバイスに実装された場合、時間の経過とともに定期的なエラー・バーストを生成します。

    解決方法

    この問題を回避するには、インテル® Quartus® Prime ソフトウェア 19.4 以降で IP コアを再生成します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。