記事 ID: 000076420 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

PCI* Express の インテル® FPGA P タイル Avalon®・ストリーミング IP を使用している場合、「完了タイムアウト・インターフェイスを有効にする」が選択されているとエラーが表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    PCI* Express のストリーミング IP インテル® FPGA P タイルAvalon®問題のため、IP GUI で [完了タイムアウト・インターフェイスを有効にする]オプションが選択されている場合、以下のようなフォームのエラーが表示されます。

    エラー: intel_pcie_ptile_ast_0.lom_user_avmm_rst に「p0_hip_reconfig_clk」の関連クロックがあり、見つかりませんでした。

    これは、完了タイムアウト・インターフェイスがhip_reconfig_clkに正しく関連付けられていないため です。このエラーは IP の生成を妨げます。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v20.1 では、この問題の回避策はありません。「完了タイムアウト・インターフェイスを有効にする」無効を選択して IP を生成します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v20.2 以降修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 DX FPGA
    インテル® Agilex™ F シリーズ FPGA および SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。