記事 ID: 000076416 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

イーサネット・インテル® Stratix® 10 FPGA IP 10GBASE-KR バリアントのシングルチャネル E タイル・ハード IP のデザイン例テストベンチが Ncsim® または Xcelllaken® で完了していないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro ソフトウェア・バージョン 19.4 の問題により、単一チャネルの 10GBASE-KR が選択されたイーサネット・インテル® Stratix® 10 FPGA IP バリアントの E タイル・ハード IP のデザイン例テストベンチは、Ncsim® または Xcelllaken® を使用しても完了しません。

    解決方法

    この問題を回避するには、Ncsim または Xcelllaken を使用してサンプルデザインをシミュレーションする際に、10GBASE-KR バリアントのチャネル数を「1」より多くしてください。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・バージョン 20.1 以降修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。