記事 ID: 000076403 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェアで生成された複数の MIF ファイルを、Stratix V、Arria V、Cyclone V デバイスで fPLL リコンフィグレーションするために、単一の MIF ファイルに合成するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアによって生成された複数のメモリー初期化ファイル (MIF) を、以下のリンクに記載されているスクリプトを使用して、Stratix® V、Arria® V、Cyclone® V デバイスで fPLL リコンフィグレーション用の単一の MIF ファイルに合成できます。

merge_mif.tcl

スクリプトを使用するには、以下の手順に従ってください。

1. tcl ファイルと MIF ファイルを同じフォルダーに配置します。

2. tcl コンソールに merge_mif.tcl を入力します。

3. 次のコマンドを入力して、2 mif ファイル (A.mif や B.mif など) を output.mif に入力します。

コマンド: stitch A.mif   B.mif [output.mif]

注: オプションの [output.mif] を指定しない場合、デフォルトでは merged.mif になります。

4. merged.mif では、B.mif のコンテンツは A.mif の後に表示されます。

5. 別の MIF ファイル (C.mif など) を merged.mif にマージする場合は、手順 3 を繰り返します。結合されたファイルの深度が 512 を超えない限り、複数の MIF ファイルを合成できます。

 

MIF ストリーミングによる PLL リコンフィグレーションの詳細については、AN661 : Altera PLL によるフラクショナル PLL リコンフィグレーションの実装 および PLL リコンフィグレーションメガファンクションのAltera (PDF)を参照してください。

 

関連製品

本記事の適用対象: 17 製品

Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA & SoC FPGA
Arria® V GT FPGA
Arria® V SX SoC FPGA
Cyclone® V FPGA & SoC FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。