記事 ID: 000076392 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Agilex® EMIF デバッグ・ツールキットは、2 つの異なる I/O 行のインターフェイスをサポートできますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・デバッグ・コンポーネント・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.1 の問題により、インテル Agilex® EMIF デバッグ・ツールキットは、異なる行にある同じ ID を持つインターフェイスを区別できないため、2 つの異なる I/O 行のインターフェイスをサポートできません。インテル Agilex EMIF デザインでは、手動で ID を設定することはできません。

    注: インテル Agilex EMIF デバッグ・ツールキットは、1 つの I/O 行で複数のインターフェイスをサポートできます。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.1 でこの問題を回避するには、一度に 1 行の I/O に実装されたインターフェイスで インテル Agilex® EMIF デバッグ・ツールキットを有効にします。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.2 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。