記事 ID: 000076370 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

JESD204B IP コア TX ソフト PCS は、リセット状態中にすべてのゼロ並列データを出力します

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    PCS オプションのパラメーターにソフト PCS を有効にする を選択すると、 TX ソフト PCS はリセット状態の間にすべてゼロを出力します。そこで スモーク 1 モードの確定的なレイテンシーに一貫性がありません。

    この問題は、次の CDR の機能には影響しません。 CDR に入るデータが DC バランスされていないため、受信側に入力します。

    この問題は、Quartus® II ソフトウェアの JESD204B IP コアに影響を与えています。 バージョン 14.0。

    解決方法

    なし。

    この問題は、JESD204B の今後のバージョンで修正される予定です。 IP コア。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。