記事 ID: 000076369 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

MAX 10 デバイスの ADC のサンプリング・レートを変更するにはどうすればよいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    MAX® 10 ADC IP は、合計サンプリング・ポイントで 1Msa/s の固定サンプリング・レートを提供します。

    以下の回避策に従うことで、サンプリング・レートを下げることで、フィルター・デザインの時間マージンを大きくすることができます。

    解決方法

    ADC IP GUI で、ドライブする PLL 出力クロックに設定されている周波数よりも高いクロック周波数を選択することで、ADC IP のサンプリング・レートを下げることが可能です。

    例えば、PLL が ADC IP に 10MHz クロックを提供するように設定されている場合、ADC IP のリファレンス・クロックを 10MHz に設定して 1Msa/s のサンプリング・レートを得る必要があります。

    ただし、リファレンス・クロックを 20MHz に設定すると、サンプリング・レートは半分に減少します。この場合は 500ksa/s です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。