記事 ID: 000076365 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

クリティカル警告: <corename>_if0_p0_pin_map.tcl: ピン if0|p0 の PLL クロックの検出に失敗しました|controller_phy_inst|memphy_top_inst|afi_half_clk_reg</corename>

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 11.0 または 11.0SP1 で DDR2 SDRAM または DDR3 SDRAM UniPHY デザインをコンパイルすると、次のクリティカル警告が表示される場合があります。

    クリティカル警告: _if0_p0_pin_map.tcl: ピン if0|p0 の PLL クロックの検出に失敗しました|controller_phy_inst|memphy_top_inst|afi_half_clk_reg

    クリティカル警告は、デザインの最初のコンパイル時には発生しませんが、それ以降のすべてのコンパイルで発生します。

    問題の原因はRAPID_RECOMPILE_MODE ON に設定されています。これにより、後続のコンパイル時にafi_half_clk_regが保持されません。

    解決方法

    回避策は、デザインを再コンパイルする前に db ディレクトリーを削除するか、プロジェクトのラピッド・リコンパイルを無効にすることです。

    この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 5 製品

    Stratix® III FPGA
    Stratix® IV FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。