記事 ID: 000076364 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ALTERAの PCIe コアは、32 ビットのメモリー領域として定義され、64 ビットアドレス指定の TLP が PCIe コアに到達すると、TLP を削除しますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。32 ビットまたは 64 ビットのメモリー・トランザクションが BAR を逃した場合、コア内にドロップされ、ユーザー・インターフェイスにはアクセスできません。適切な応答が自動的に送信されます。応答の種類は、AER が有効か無効かによって異なります。AER が有効になっている場合、この応答は異なる方法でマッピングできます。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。