Serial Lite III ストリーミング・インテル® FPGA IPコアの問題により、2 つのシンプルなインスタンスを同じインテル® Stratix® 10 H タイル・トランシーバー・チャネルにマージしようとしている場合、インテル® Quartus® Prime Pro Edition バージョン 19.4 でのコンパイル中に上記のエラーが表示される場合があります。これは、バックグラウンド・キャリブレーションがデフォルトですべてのデータレートで有効になっているからです。
この問題の回避策はありません。この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.2 で修正されています。