記事 ID: 000076352 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/05/05

FIR II インテル® FPGA IPが使用する DSP ブロック数が、IP GUI のリソース推定セクションに示されている数より少ないのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    FIR II インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

FIR II インテル® FPGA IP GUI のリソース推定の下にある文字列「DSPの数」が不正確です。「18 x 18乗算器の数」である必要があります。

この結果、インテル® Quartus® Prime Pro Edition ソフトウェア・フィッターは、推定よりも少ない DSP ブロックの使用を報告します。

解決方法

回避策は必要ありません。

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。