記事 ID: 000076351 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Windows* を使用している場合、pci* Express デザイン例向けインテル® FPGA P タイルAvalon® Memory Mapped IP が生成されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション Windows* バージョン 20.1 で問題が発生したため、PCI Express* サンプルデザインの インテル® FPGA P タイル Avalon® Memory Mapped IP は Gen4x4 ルートポートモードでは生成できません。

    解決方法

    サンプルデザインは、linux* バージョンの インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 20.1 で正しく生成できます。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.4 以降で修正されています。

    関連製品

    本記事の適用対象: 5 製品

    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 DX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。