記事 ID: 000076339 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

32x8 の混合データ幅モードで構成された真のデュアルポート M9K メモリーブロックで Byte Enables を使用できないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Byte Enables は、メモリーの実装方法のため、この構成ではサポートされません。

1 つの M9K ブロックの真のデュアルポート・モードでサポートされる最も広いポート幅は x18 です。 つまり、32x8ビットのメモリーは、実際には2つの別々の16x4ビットM9Kブロックとして実装されています。 このシナリオでは、各 M9K ブロックは比率 4:1 を維持し、4 ビット幅のバイトイネーブルはサポートされていません。

バイトイネーブルは、個々の M9K メモリーブロックの PortA データ幅と PortB データ幅が 8 ビットまたは 9 ビットの倍数である場合にのみ、真のデュアルポート・メモリー構成でのみサポートされます。

解決方法

N/a

関連製品

本記事の適用対象: 8 製品

Cyclone® IV GX FPGA
Cyclone® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® III FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。