記事 ID: 000076335 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Stratix® 10 MX HBM2 コントローラーを使用すると、AXI* スイッチからの読み出し可能信号が切り替わりますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    これは、疑似 BL8 を有効化する際の AXI* スイッチの予期される動作です。AXI* スイッチは、次の書き込み要求を受信する前に、トランザクションの書き込みデータ転送が完了するのを待機する必要があります。これは、AXI* インターフェイスの効率には影響しません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 MX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。