記事 ID: 000076332 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Arria® 10 DDR4 Ping Pong PHY IP で抽象 PHY シミュレーション・モデルを使用している場合、インターフェイス 1 ポートが正しくシミュレートされないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイスインテル® Arria® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® Prime ソフトウェア・バージョン 17.1.2 以前を使用している場合、シミュレーション用抽象 PHY オプションとWrite DBIオプションの両方を有効にして インテル Arria® 10 DDR4 Ping Pong PHY IP を設定すると、インターフェイス 1 ポートのシミュレートが正しく表示されることがあります。

インターフェイス 0 ポートが正しくシミュレートされることに注意してください。

解決方法

この問題は、インテル® Quartus® Prime ソフトウェア・バージョン 18.0 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。