記事 ID: 000076326 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/11/02

インテル® Arria® 10 デバイスファミリーのピン接続ガイドラインのnIO_PULLUPピンの説明に問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Arria® 10 デバイス・ファミリー・ピン接続ガイドラインのバージョン 2018.3.30 以前では、 nIO_PULLUPピン の説明に「このピンを VCC に結び付ける場合は、コンフィグレーションの前後に、すべてのユーザー I/O ピンとデュアル目的 I/O ピンが logic-0 であることを確認してください」と表示されています。これは正しくありません。I/O ピンは、POR の後にロジック 0 または 1 にドライブできます。

 

解決方法

インテル® Arria® 10 デバイス・ファミリー・ピン接続ガイドライン・ドキュメントは、リリース 2019.07.01 で更新され、POR 後に I/O ピンとデュアル purpse I/O ピンがロジック 0 またはロジック-1 に駆動できることを示します。

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 GX FPGA
インテル® Arria® 10 GT FPGA
インテル® Arria® 10 SX SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。