記事 ID: 000076312 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/05/05

インテル® Arria® 10 ネイティブ固定小数点 DSP IP で、タイミング・アナライザーが最小期間タイミング違反を報告する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • ネイティブ固定小数点 DSP インテル® Arria® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DSP ブロックが完全に登録されていない場合、最小タイミング期間違反が見られます。

     

     

    解決方法

    この問題を回避するには、IP GUI を使用して入力、出力、パイプライン・レジスター有効にして、インテル® Arria® 10 ネイティブ固定小数点 DSP IP の使用時にタイミングが満たされていることを確認します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。