詳細
インテル Quartus® Prime Pro ソフトウェア・バージョン 19.3 以前の eSRAM インテル® FPGA IPに問題があるため、プロジェクトで 2 つの eSRAM を使用している場合、分析と合成の後に次の警告メッセージが表示されます。
警告 (16817): iopll.v(30): iopll.v における Verilog HDL 警告: 以前の iopll モジュールの定義を示す
2 つの eSROM に同じ PLL パラメーター(PLL 基準クロック周波数 と PLL 希望のクロック周波数) がある場合、警告メッセージは無視できます。
2 つの eSRAM の PLL パラメーターが異なる場合、コンパイル後は、いずれかの eSRAM IP パラメーターから取得した同じ PLL 周波数に設定されます。インテル® Quartus® Fitter™ レポート>計画段階> PLL の使用概要を参照して、実装済みの eSRAM I/O PLL 周波数を確認してください。
解決方法
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.1 以降修正されています。