記事 ID: 000076280 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

JTAG 命令CRC_ERROR複数回実行しても、Cyclone® V および Stratix® V デバイス EDERROR_INJECTでピン出力が 1 つのパルスしか出力されないのはどうしてですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

次のすべての条件が確立されると、Cyclone® V および Stratix® V でこの現象が発生します。

- 内部スクラブ機能が有効になっている

- JTAG フォールト・インジェクション・レジスターの同じ内容は、すべてのEDERROR_INJECT JTAG 命令に使用されます。

JTAG 命令EDERROR_INJECT使用してエラー情報を JTAG フォールト・インジェクション・レジスターにシフトすると、最初のフレームのリードバック・ビットが変更されます。そのため、CRC エラーが検出され、CRC_ERRORピンがパルスを出力します。

しかし、このエラーは匿卉エラーであり、演算はコンフィグレーション RAM (CRAM) に格納された最初のフレームの内容ではなく、最初のフレームからのリードバック・ビットのみを変更します。

最初の CRC エラー検出後、内部スクラブ機能が有効になっている場合、CRAM の最初のフレームの内容は、シマーエラーに従って変更されます。 その結果、変更された最初のフレームの内容は、フォールト・インジェクション・レジスターの内容と一致します。 そのため、CRC エラーは検出されません。また、CRC_ERROR ピンは high に切り替えなくなりました。

JTAG 命令EDERROR_INJECT再度実行しても、JTAG フォールト・インジェクション・レジスターの同じ内容を使用している限り、エラーは検出されません。また、CRC_ERROR ピンは再び切り替えありません。

ピンCRC_ERROR再度切り替えるには、JTAG フォールト・インジェクション・レジスターの別の内容を送信できます。 しかし、CRAM の最初のフレームの内容をさらに変更します。 このようなさらなる変更を避けるために、CRAM の最初のフレームの内容を再調整できるように、JTAG フォールト・インジェクション・レジスターにすべてのゼロを送信することを推奨します。

AN 539 で .jam ファイルの例を使用すると 、インテル® FPGAデバイスで CRC を使用したエラー検出とリカバリーのテスト手法を使用すると、[46] = $040600004000でSCLM を確認できます。をクリックします。 例の .jam ファイルは、$040600004000を JTAG フォールト・インジェクション・レジスターに送信します。

JTAG フォルト・インジェクション・レジスターにすべてのゼロを送信する場合、[46] = $00000000000 で、このエラー・レジスターを使用してください。

 

関連製品

本記事の適用対象: 2 製品

Cyclone® V FPGA & SoC FPGA
Stratix® V FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。