記事 ID: 000076274 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

シミュレーションでCyclone V またはStratix V Altera_PLL リセットポートが反転しているのはなぜですか?

環境

  • リセット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 インテル® Quartus® ソフトウェアの問題により® II ソフトウェア・バージョン 13.1 では、ゲートレベル・シミュレーションで plL リセットポートAlteraが反転していることがわかります。この問題は、Cyclone® V または Stratix® V デザインで、Altera_PLL でアドバンスト・モードまたはリコンフィグレーションが有効になっている場合に発生します。
    解決方法

    ModelSim* でこの問題を回避するには、次のスイッチを vlog コマンドに追加します。

    POSTFIT_SIM_USE_ICD_PLL_MODELの定義

    例えば、*_run_msim_gate_verilog.do ファイルに次の行を追加します。

    Cyclone V デザイン向け

    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/mentor/cyclonev_*.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/cyclonev_atoms.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL

    Stratix V デザイン向け

    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/mentor/stratixv_*.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/stratixv_atoms.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL

    /quartus/eda/sim_lib/altera_primitives.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/altera_lnsim.sv
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/220model.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/sgate.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/altera_mf.v
    vsim  -t 1ps transport_int_delays transport_path_delays -voptargs= acc gate_work.

    関連記事

    関連製品

    本記事の適用対象: 8 製品

    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。