詳細
この合成エラーは、PLL を接続して外部 PLL モードでメガファンクションをALTLVDS_RXし、PLL クロック・スイッチオーバーが有効になっている場合に発生します。このエラーは、Quartus® II ソフトウェアが合成中に PLL とALTLVDS_RXメガファンクションの間にcyclonev_pll_lvds_output原子を挿入しないために生じます。
解決方法
回避策は、PLL とLVDS_RXの間に次の原子を挿入することです。
cyclonev_pll_lvds_output #(
.pll_loaden_enable_disable (「true」)
.pll_lvdsclk_enable_disable(「true」)
) stratixv_pll_lvds_output_inst (
.ccout ({loaden_from_pll、fclk_from_pll})
.loaden (loaden_to_lvds)
.lvdsclk (fclk_to_lvds)
);
ターゲットがStratix® V デバイスの場合、名前を stratixv_pll_lvds_output に変更できます。
これは、今後のインテル® Quartus® II ソフトウェアのバージョンで修正される予定です。