記事 ID: 000076262 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー:arriav_delay_chainプリミティブである atom dqs_in_delay_1の出力ポート DATAOUT が有効な宛先に接続されていません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアのバージョン 13.0 以降で Qsys で作成されたArria® V DDR3 ソフト・コントローラー・デザインをコンパイルすると、上記の合成エラーが発生する場合があります。このエラーは、Avalon信号がAvalonマスターとAvalonマスター・クロック・ソースに適切に接続されていないため、DDR3 コントローラー内のロジックが最適化された場合に生じます。

    解決方法

    Avalon インターフェイスがAvalonマスターとAvalonマスタークロックソースに正しく接続されていることを確認します。

    関連製品

    本記事の適用対象: 6 製品

    Arria® V FPGA & SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。