記事 ID: 000076258 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

SOPC Builder システムのStratix® II EP2S60 ES デバイスで M-RAM ブロックのバイトイネーブル信号を使用できますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ、Nios® II開発キットの早期出荷、Stratix II エディションには EP2S60 エンジニアリング・サンプル (ES) デバイスが含まれています。 Stratix II EP2S60 ES デバイスには、M-RAM ブロック上でのバイトイネーブルの使用を妨げるシリコンの問題がありました。

    詳細については 、Stratix II FPGA・ファミリーのエラッタ・シート (PDF)を参照してください。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® II FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。