記事 ID: 000076252 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/06/17

Avalon®-MM パイプライン・ブリッジ FPGA IP を使用する際に、「Avalon トランザクション応答を使用する」オプションが有効になっているのに、waitresponsevalid 信号がエクスポートされないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・ライト・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • メモリーマップド
  • Avalon-MM パイプライン・ブリッジ・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Avalon®-MM パイプライン・ブリッジ・FPGA IP の問題により、「Avalon トランザクション・レスポンスを使用する」オプションが有効の場合、 writeresponsesignal のみがエクスポートされ、 writeresponsevalid はエクスポートされません。

    Avalon-MM マスターと Avalon-MM パイプライン・ブリッジ間の接続では、マスターによる書き込み応答が予期される場合、 writeresponsevalid 信号がないと問題が発生する可能性があります。

    解決方法

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 20.3 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。