記事 ID: 000076251 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/06/19

PCI Express では Avalon® -ST インテル® Stratix® 10 ハード IP および PCI Express では Avalon® -MM インテル® Stratix® 10 ハード IP のスロット・クロック・コンフィグレーション・ビット設定が、IP カタログの設定に関わらず常に 0 になるのはなぜですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 19.4 の PCI Express 向け Avalon® -ST インテル® Stratix® 10 ハード IP および PCI Express 向け Avalon® -MM インテル® Stratix® 10 ハード IP の問題により、PCI Express リンク・ステータス・レジスターのスロット・クロック・コンフィギュレーション・ビット (ビット 12) は常に 0 に設定されます。この問題は、シミュレーションとハードウェアの両方で見られます。

    解決方法

    回避策はありません。

    関連製品

    本記事の適用対象: 5 製品

    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 DX FPGA
    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。