記事 ID: 000076249 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Low Latency Ethernet 10G MAC インテル® FPGA IPを使用する場合、rx_transfer_controlレジスターの値を変更すると、パケット境界ではなく、瞬時にデータパスが無効になりますが、どうしてですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® Prime Pro ソフトウェア・バージョン 19.2 以前、1G または 2.5G 速度の低レイテンシー・イーサネット 10G MAC インテル® FPGA IPの問題により、RX パスは rx_transfer_controlレジスターの値が変更されるとすぐに有効または無効になります。

影響を受ける速度パラメーターは次のとおりです。


1. 1G/2.5G
2. 1G/2.5G/10G

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・バージョン 19.3 以降修正されています。

関連製品

本記事の適用対象: 4 製品

インテル® Cyclone® 10 GX FPGA
インテル® Arria® 10 FPGA & SoC FPGA
Stratix® V FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。