記事 ID: 000076246 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

<your_ip>イーサネット・インテル® FPGA IP向け Stratix® 10 E タイル・ハード IP を使用し、E タイル CPRI PHY IP コアを生成した場合に生成されない .regmap ファイル</your_ip>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    20160年|2020.06.29 以前のバージョンでは、イーサネット・インテル® FPGA IPおよび E タイル CPRI PHY IP コア用の Stratix® 10 E タイル・ハード IP を生成する際に 、.regmapファイルが作成されることを示しています。これは間違っています。ファイル .regmapは生成されません。

    解決方法

    この間違いは IP コア生成ファイル 表から削除され、インテル® Quartus® Prime 開発スイートのバージョン 20.2 に更新されました。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 DX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。