記事 ID: 000076231 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

PLL の使用概要では、Altera_PLL メガファンクションを使用して、Stratix V、Arria V、Cyclone V デバイスの出力クロック位相をどのように報告しますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PLL 使用概要レポートは、初期カウンターおよび VCO タップ設定に基づいて、Stratix® V、Arria® V、Cyclone® V デバイスの出力クロックフェーズを表示します。 初期カウンターは、出力クロックの「粗い」位相シフトを 1 つの VCO 期間に設定します。 VCO タップは、出力クロックの「細かい」位相シフトを設定します。これは、VCO 期間の 1/8 に等しくなります。 これらの設定を組み合わせて、出力クロックに高解像度の位相調整を提供します。

PLL の使用概要レポートには、初期カウンター設定のC_Counter_PRSTが表示されます。有効な値は、1 で始まる任意の正の整数値です。VCO フェーズタップ設定は C_Counter_PH_Mux_PRST と表示されます。有効な値は 0 ~ 7 です。

これらの値を時間単位のフェーズシフトに変換するには、次の式を使用します。

フェーズシフト = [(C_Counter_PRST - 1) (C_Counter_PH_Mux_PRST / 8)] * VCO_period

VCO_periodは PLL の使用概要レポートにPLL_Output_Clock_Frequencyとして表示され、以下のように計算できます。

VCO_period = Reference_Clock_Frequency * M_Counter / N_Counter

関連製品

本記事の適用対象: 15 製品

Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。