記事 ID: 000076226 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/07/18

一部の DDR3 HMC 制御レジスターが CSR インターフェイスで読み書きできないのはなぜですか?

環境

    インテル® Quartus® II ソフトウェア
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Cyclone® V および Arria® V デバイスのシミュレーションとラボの両方で、CSR インターフェイスを使用して DDR3 ハード・メモリー・コントローラー (HMC) 制御レジスターを読み書きする際に問題があります。一部の DDR3 HMC コントロール・レジスターは、リードバックまたはライトインができません。

外部メモリー・インターフェイス・ハンドブックの表 5-18 のコントローラー・レジスター・マップは DDR3 ソフト・メモリー・コントローラー用であり、DDR3 HMC 用ではありません。

解決方法

この問題は、外部メモリー・インターフェイス・ハンドブックの現在のリリースで修正されています。

関連製品

本記事の適用対象: 2 製品

Arria® V FPGA & SoC FPGA
Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。