記事 ID: 000076224 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/02

Viterbi Megacore が不正な RR バス幅を生成するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Viterbi Megacore® バージョン 16.0 以前の問題により、rr バス幅の計算は常に n*softbit と等しいため、TCM モードを選択すると rr バス幅が正しくありません。
解決方法

この問題を回避するには:

1. 次のディレクトリーから altera_vit_ii_parameters.tcl ファイルを開きます。
\ip\altera\dsp\altera_vit_ii\src\tcl_libs

2. コメントアウトライン 414、次のスクリプトを追加します。
        場合 { == "T" } {
set_parameter_value rr_size [expr **2]
} else {
set_parameter_value rr_size [expr*]
}

3. Quartus®を再開し、MegaCore を再構築する

この問題は、インテル® Quartus® Prime 開発ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。