記事 ID: 000076184 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

オート・パワーダウン・サイクルに関するエラーメッセージが有効な範囲を示していない

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

ハード・メモリー・インターフェイスをターゲットとする外部メモリー・インターフェイス向け のリソース V または Cyclone V デバイスをArria(無効な自動設定を指定した場合) パワー・ダウン・サイクル の値が 51 以上の場合、エラーメッセージ は表示されますが、法的な範囲の値についてお勧めするものではありません。また デザインを生成することはできません。

この問題は、UniPHY ベースの DDR2 および DDR3 インターフェイスに影響を与えます。 Arria V または Cyclone V デバイスで ハード・メモリー・インターフェイスを有効化 パラメーターを使用 オンになっています。

この問題は、今後の DDR2 バージョンで修正される予定です。 UniPHY 搭載 DDR3 SDRAM コントローラー

解決方法

この問題を回避する方法はありません。

関連製品

本記事の適用対象: 2 製品

Cyclone® V FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。