カスタム PHY を使用した SerialLite II デザインの GXB 0 ppm 警告

Quartus® II ソフトウェアには次の警告が表示されます。 SerialLite II IP 間に 1 チャネル以上を使用するデザイン 統合中のコアおよびカスタム PHY IP:

クリティカル警告 (21196): HSSI 8G RX PCS からの Coreclk ソース atom slite2_x4_2g_5agx_cusphy:u_slite2_x4_2g_5agx_cusphy|altera_xcvr_custom: slite2_x4_2g_5agx_cusphy_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native: transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group。 av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch| av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys には、 同じ 0 coreclk のため PCS 内部クロックに対する ppm ソース の入力 レシーバー・チャネルは独自の rx clkout によって駆動されません。

デザインが対象の場合、この警告は安全に無視できます。 V または Stratix V デバイスArria。

この問題は、将来的には SerialLite II で修正される予定です。 IP コア。