記事 ID: 000076167 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/08/27

エラー: SERDES レシーバー・ノードの「ext_altlvds_rx:inst1|altlvds_rx:ALTLVDS_RX_component|ext_altlvds_rx_lvds_rx:auto_generated|rx_0」が「DPACLKIN」ポートに正しく接続されていません

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、インテル® Quartus® II ソフトウェア・バージョン 11.0 で、ALTLVDS_RXメガファンクションで DPA を有効にし、インテル® Stratix® V デバイスで外部 PLL モードを使用すると表示されます。

この問題を回避するには、次の手順を実行します。

トップレベル ALTVDS_RX デザインファイルのエンティティ宣言とコンポーネント宣言の両方で、次のコード行を変更します。

rx_dpaclock: IN STD_LOGIC_VECTOR (0 DOWNTO 0)

宛先

rx_dpaclock: IN STD_LOGIC;

解決方法

この問題は、インテル® Quartus® II ソフトウェア・バージョン 11.0SP2 ですでに修正されています。

関連記事

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。