記事 ID: 000076153 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

2 つ以上の altpll インスタンスで 1 つのクロックピンを共有することは可能ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

使用しているデバイスファミリーによって異なり、1 つのクロックピンを 2 つ以上の altpll インスタンスと共有できない場合があります。

表 1 の「サポートされている PLL ドライバー」のセクションを参照してください。 Altera FPGAsの PLL クロック管理機能.

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。