rapidIO II IP コア・メンテナンス・マスター・ポートは、waitre columbus Signal が Deasserted された後に書き込み要求信号を Deassert しません

RapidIO II IP コアのメンテナンス・マスター・ポートは、 を使用して、Avalon-MM インターフェイス・マスター・プロトコルを実装します。ただし、 IP コアはこのプロトコルを正しく実装しません。具体的には usr_mnt_read 出力 usr_mnt_write 入力信号が仕様に適合していない場合 usr_mnt_waitrequest IP コアが最初に表明した時点で、信号はすでに表明されています。 usr_mnt_read または usr_mnt_write 出力 信号。この場合、IP コアはこの信号をディ挿入しません。 usr_mnt_waitrequest 入力された信号が deasserted。

Avalon-MM プロトコルの仕様に従って、マスター リクエスト信号を保持する必要があります ( usr_mnt_read または usr_mnt_write ) スレーブが信号を deasserts した後まで、インス usr_mnt_waitrequest 読み取り要求が伝達された後でリクエストを削除します。 または書き込みトランザクションが完了します。ただし、現在の IP コアの実装、IP コアは、主張された要求を維持します リクエストが完了した後でも、この場合、IP コア 要求信号 (または) を取り除くことはありません usr_mnt_read usr_mnt_write 。 その結果、Avalon-MM スレーブは誤って IP コアは、追加の新しいリクエストを行っています。

Avalon-MM 仕様の詳細については、次を参照してください。 をAvalon インターフェイスの仕様.

この問題を回避する方法はありません。

この問題は、RapidIO II IP コアのバージョン 14.1 で修正されています。