記事 ID: 000076120 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

内部エラー: サブシステム: VPR20K、ファイル: ygr_arch/ygr_route_timing.c、ライン: 5244

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 このエラーはインテル® Quartus® ソフトウェアで発生する可能性があります。®SigntalTap を使用する際の II ソフトウェア・バージョン 2.2® II エンベデッド・ロジック・アナライザーまたは SignalProbe DQS ピンをダブル日付レート (DDR) ブロックで監視する機能。

DQS ピンのすべてのファンアウトは、I/O 入力レジスターまたは DDIO 入力レジスターを供給するクロックでなければなりません。信号を監視するには、信号ファンをロジックエレメント (LE) にファンアウトする必要があるため、DQS 信号を監視できません。これは次のソリューションで文書化されています: SignalTap II エンベデッド・ロジック・アナライザーを使用して、ダブル・データ・レート (DDR) ブロック内の DQS 信号を監視することは可能ですか?

これは、インテル® Quartus® II ソフトウェア・バージョン 3.0 で SignalTap II/SignalProbe フィルターから DQS 信号を削除することで対処されています。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。