記事 ID: 000076113 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

DC FPGA・ソフトウェアでFPGA合成用に既存の Synopsys Design Compiler (DC) ASIC 合成スクリプトを使用できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 DC FPGA ソフトウェアは、デザイン・コンパイラー Tcl スクリプトを変更せずに受け入れます。ただし、FPGA合成にすべてのデザイン・コンパイラー制約がサポートされているわけではないので、DC FPGA・ソフトウェアではこれらの制約は無視されます。

サポートされている制約の一覧については、Quartus® II ハンドブックVol.1 の Synopsys DC FPGA サポートの章を参照してください。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。