記事 ID: 000076097 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

遅延チェーンのバックアノテーションは、Stratix V デザインではサポートされていません。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    デザインがStratix V デバイスを対象とする場合、バックアノテーション を有効にすると、コンパイル後の遅延チェーン設定のエラーが発生する可能性があります。 [バックアノテーション] の [遅延チェーン ] オプション [課題 ] ダイアログボックス。

    Quartus® II ソフトウェアは、以下のバックアノテーションをサポートしていません。 Stratix V デバイスをターゲットとするデザインの遅延チェーン。

    解決方法

    回避策はありません。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。