記事 ID: 000076094 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

Arria V または Cyclone V デバイスファミリーで、Avalon-MM とAvalon-ST PCIE HIP の間で一貫した動作を確認するにはどうすればよいですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Arria® V および Cyclone® V デバイスファミリーの場合、Avalon®-MM とAvalon-ST PCI Express® ハード IP の間で一貫した動作を確保するには® Avalon-ST ラッパーのデフォルト値に一致するように、Avalon-MM ラッパーから 2 つのパラメーターを変更する必要があります。

解決方法

ファイル内altpcie_sv_hip_avmm_hwtcl.vファイルの上部 (148 行目周辺) の近くで次のパラメーター定義を探し、確認された変更を加えます。

   パラメーター rx_cdc_almost_full_hwtcl = 6
   パラメーター・tx_cdc_almost_full_hwtcl = 6

次に変更します。

   パラメーター・rx_cdc_almost_full_hwtcl = 12
   パラメーター・tx_cdc_almost_full_hwtcl = 12

関連製品

本記事の適用対象: 4 製品

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。