記事 ID: 000076091 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria II、Stratix II、Stratix III またはStratix IV デバイスのパワーアップ中に、隣接する 2 つのピン間で信号の交差イベントが発生するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

信号が、Arria® II、Stratix® II、Stratix III またはStratix IV デバイスの真の LVDS 入力 / 出力に対応するピンを駆動すると、パワーアップ時に LVDS ピンペアの無料ピンである隣接ピンへの信号交差が見える場合があります。 この信号交差イベントは、VCCIO の電源が入った後で VCC または VCCINT が中間電圧を超えた場合にのみ発生します。 VCC または VCCINT が推奨動作範囲に達しても、信号の交差は発生しません。

この動作は以下には適用されません。

  • エミュレート LVDS のみをサポートするピン
  • LVDS 向けオンチップ並列終端オプションのないデバイス
  • VCCIO の前に VCC または VCCINT がランプアップされる電源シーケンスを備えたデバイス
解決方法

この信号の交差イベントを防ぐには、VCC または VCCINT が推奨動作範囲に達した後で VCCIO の電源を入れてください。

関連製品

本記事の適用対象: 8 製品

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® II FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® II GX FPGA
Stratix® III FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。