Altera® SerialLite III IP MegaCore® (SLIII) 機能を使用すると CRC エラーを挿入できます。これは、デバッグまたはボード立ち上げフェーズ中に PHY レイヤーの動作を検証する際に役立ちます。CRC エラー・インジェクションを有効にするには、リコンフィグレーション・コントローラーを使用してトランスミッター PHY を再構成します。有効にすると、SerialLite III インスタンス上でエラー・インジェクション・コントロール・シグナルを表明することにより、アプリケーションで CRC エラーを強制することができます。
1. Qsys システムに JTAG-to-Avalon® マスターブリッジを追加します。これは、各トランシーバー・チャネルで CRC エラー・イネーブル・ビットを有効にするために、リコンフィグレーション・コントローラーを駆動するために必要です。
2. デザインをコンパイルします。
3. Quartus® II フィッター・レポートから SLIII トランシーバー・チャネルの論理チャネル番号を取得します。論理チャネルの割り当ては、[リソース]セクション -> GXB レポート -> トランシーバー・リコンフィグレーション・レポート\' をクリックすることで確認できます。
4. 添付されている tcl ファイルを編集します。 SOURCE_RECONFIG_BASE Qsys システムのリコンフィグレーション・コントローラーのベースアドレスと一致する値です。
5. Quartus® ツールメニューからシステムコンソールを起動します。source コマンドを使用してシステムコンソールで接続された Tcl ファイルを開き、以下のように CRC エラー・インジェクションを有効にします。
A。 source crc_err_enable.tcl
b. コマンドの使用例 (詳細については Tcl ファイルを参照)
- crc_err_enable 0 1 (論理チャネル 0 CRC エラー・インジェクションを有効にします)
- crc_err_enable {0 1 2} 1 (論理チャネル 0,1,2 CRC エラー・インジェクションを有効にします)
- crc_err_enable {0 1 2} 0 (論理チャネル 0,1,2 CRC エラー・インジェクションを無効にします)
6. SerialLite III ソースの表明 crc_error_inject1 に入力します。(または、 crc_error_inject を 1 に設定し、Tcl コマンドを使用してエラー・インジェクションを有効 / 無効にします)
7. CRC エラーのステータスを監視します。 エラー[N-1:0] (error_rx[N-1:0] デュプレックスコア) 信号の場合、SerialLite III IP レシーバーで。(N = レーン数)