Quartus® II で VIP デザイン向け EDA RTL シミュレーションを実行すると、Modelsim で上記のエラーが発生する場合があります。この問題を回避するには、_run_msim_rtl_verilog.do (「Project directory」\simulation\modelsim\) を開いて、.vhd をこのファイルから削除してください。その後、Modelsim で_run_msim_rtl_verilog.do ファイルを実行してください。
rtl シミュレーションには、.vhd は実際には必要ありません。そのため、問題を解決するために手動で削除することができます。