記事 ID: 000076029 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

エラー (11802): デザインをデバイスに収まらない。

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.1 を搭載したCyclone® V A5 デバイスで 16 ビット DDR3 ハード・メモリー・コントローラー・デザインをコンパイルすると、次のフィッターエラーが発生する可能性があります。

    エラー (11802): デザインをデバイスに収まらない

    情報 (169186): 以下のピン群は、同じ動的オンチップ終端制御を備えています

    Info (169185): 以下のピンは、同じ動的オンチップ終端制御を備えています:|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
    情報 (169066): SSTL-15 クラス I/O 規格を使用するタイプの双方向ピンmem_dq

    解決方法

    Quartus® II ソフトウェア・バージョン 13.1 のパッチが必要な場合は、mySupport Alteraお問い合わせください。

    この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 6 製品

    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。