記事 ID: 000076027 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix V、Cyclone V、Arria V デバイスのパッケージ長レポートはどこで確認できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアを使用して、Stratix® V、Cyclone® V、Arria® V デバイスのパッケージ遅延を報告することができます。

パッケージ・スキュー補償アサインメントが信号に追加されると、フィッターによって生成された .pin ファイルにパッケージ遅延が報告されます。 パッケージ・スキュー補償の割り当てにより、Quartus® II ソフトウェアはパッケージ遅延を考慮せずにタイミングを報告します。 この割り当てが使用される場合、タイミング制約もパッケージの遅延を考慮に入れます。

解決方法

パッケージ遅延レポートを必要とするピンの場合、アサインメント・エディターでパッケージ遅延補償アサインメントを追加するか、qsf ファイルに次の行を追加します。

set_instance_assignment -name PACKAGE_SKEW_COMPENSATION ON -to

ここではトップレベルのピンの名前です。

関連製品

本記事の適用対象: 15 製品

Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Stratix® V GS FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。